Ametek XEL Serie Mode D'emploi page 132

Das Gerät muss außerdem so konfiguriert sein, dass der Wert von „
Parallelabfrage an das Steuergerät zurückgeschickt werden kann. Die Konfigurierung des
Gerätes erfolgt vom Steuergerät, indem letzteres einen Parallel Poll Configure-Befehl (PPC) mit
anschließendem Parallel Poll Enable-Befehl (PPE) sendet. Die im PPE-Befehl enthaltenen Bits:
bit 7 = X
bit 6 = 1
bit 5 = 1
bit 4 = 0
bit 3 = Sense
bit 2 = ?
bit 1 = ?
bit 0 = ?
Um das RQS-Bit (Bit 6 des Status Byte Registers) im Falle von „wahr" als eine 1 und im
Beispiel:
Falle von „nicht wahr" als eine 0 als Antwort auf eine Parallelabfrage in Bitposition 1 zurück
zu senden, sind folgende Befehle zu erteilen
*PRE 64
Die Antwort auf die Parallelabfrage vom Gerät lautet dann 00H wenn RQS gleich 0 ist, und 01H
wenn RQS gleich 1 ist.
Während der Parallelabfrageantwort sind die DIO-Schnittstellenleitungen mit einem ohmschen
Abschlusswiderstand versehen (passiver Abschluss). Dadurch wird möglich, dass
Mehrfachgeräte bei AND-verdrahteter oder OR-verdrahteter Konfiguration dieselbe
Antwortbitposition teilen können. Weitere weiteren Informationen hierzu, siehe IEEE 488.1.
Statusberichterstattung
Für jede Schnittstelleninstanz wird ein getrenntes Fehler- und Statusmodell geführt. Eine
Schnittstelleninstanz wird als eine mögliche Verbindung definiert. Bei USB, RS232 und GPIB
handelt es sich grundsätzlich um Einzelverbindungen, die jeweils eine Schnittstelleninstanz
darstellen. Dagegen ermöglicht LAN mehrere Verbindungen gleichzeitig und bildet daher
mehrfache Schnittstelleninstanzen. Zwei Schnittstelleninstanzen werden den beiden TCP-Socket
Schnittstellen zugewiesen, eine weitere dem Webseiten-Interface. Durch das getrennte Modell
für jede Schnittstelle wird sichergestellt, dass Daten nicht verloren gehen, da viele Befehle (z. B.
'*ESR?') den Inhalt beim Schreiben löschen.
Der Fehlerstatus wird in Registern festgehalten. Diese werden im Folgenden beschrieben und im
Statusmodell am Kapitelende grafisch dargestellt.
Standard Event Status und Standard Event Status Enable Register
Diese beiden Register sind gemäß der Norm IEEE 488.2 ausgeführt.
Bits, die im Standard Event Status Register gesetzt werden und Bits entsprechen, die im
Standard Event Status Enable Register gesetzt wurden, bewirken, dass das ESB-Bit im Status
Byte Register gesetzt wird.
Das Standard Event Status Register wird mit dem Befehl *ESR? gelesen und gelöscht. Das
Standard Event Status Enable Register wird mit dem Befehl *ESE <nrf> gesetzt und mit dem
Befehl *ESE? gelesen.
Es handelt sich um ein Bitfeld mit folgenden Bits.
Bit 7: Power On (Einschalten). Wird gesetzt, wenn das Gerät zum ersten Mal eingeschaltet
wird.
132
Unbeachtet lassen
Aktivierung der Parallelabfrage
Wert des Antwortbits; 0 = low, 1 = high
Bitposition der Antwort
dann PPC mit anschließendem 69H (PPE)
<pmt>,
" während einer
ist