10.2
Description des octets d'entrée (octets de statut)
10.2.1 Structure et signification des octets d'entrée (octets de statut)
7
ND
DLC7
Tableau 10.1 :
Bits de l'octet d'entrée (octet de statut) 0
Bit n°
0
2
3
4
5
6
7
Bits de l'octet d'entrée (octet de statut) 1
Bit n°
0 ... 7
Remarque !
T-Bit signifie bit bascule (Toggle-Bit), c'est-à-dire que ce bit change d'état à chaque évé-
nement (« 0 » « 1 » ou « 1 » « 0 »).
Leuze electronic
6
5
4
BO
DL
BLR
DLC6
DLC5
DLC4
Octet de données / octet de paramètre 0
Octet de données / octet de paramètre 1
Structure des octets d'entrée (octets de statut)
Désignation
Signification
W-ACK
Write-Acknowledge (confirmation d'écriture) en cas d'utilisation de la
mémoire tampon
SMA
Service Mode Active (mode de maintenance activé)
DEX
Data exist (données dans le tampon d'émission)
BLR
Next Block Ready (nouveau bloc prêt)
DL
Data Loss (perte de données)
BO
Buffer Overflow (dépassement de capacité de tampon)
ND
New Data (nouvelles données) uniquement en mode transparent
Désignation
Signification
DLC0 ... DLC7
Data Length Code (longueur des données utiles suivantes)
3
2
DEX
SMA
DLC3
DLC2
...
MA
204i
1
0
W-ACK
Octet de statut 0
DLC1
DLC0
Octet de statut 1
Message
Données
45