Publicité
S S S S
Y Y Y Y
N N N N
O O O O
P P P P
T T T T
I I I I
Q Q Q Q
S S S S
Y Y Y Y
N N N N
O O O O
P P P P
T T T T
I I I I
Q Q Q Q
S S S S
Y Y Y Y
N N N N
O O O O
P P P P
T T T T
I I I I
Q Q Q Q
Registre
Registre
FX2
Gestion
SLAVE FIFO
Gestion
Bus RAM
Accès RAM
Registre
Gestion RAM
R
A
M
Gestion LED
Registre
LED
Toutes les fonctionnalités de la centrale SYSAM
•
Temps d'acquisition dont la base de temps 100 MHz est intégrée sur la
centrale
•
Toute la gestion des étages des entrées avec FIFO :
– nombre d'entrées
– gains
– mode simple ou différentiel
– temps d'échantillonnage
•
Toute la gestion des étages des sorties avec FIFO
•
La gestion des entrées/sorties logiques
•
La communication entre tous ces étages et l'ordinateur via le contrôleur
USB 2.0
SYSAM-SP5 : 11
U U U U
E E E E
D D D D
U U U U
F F F F
P P P P
G G G G
A A A A
U U U U
E E E E
D D D D
U U U U
F F F F
P P P P
G G G G
A A A A
U U U U
E E E E
D D D D
U U U U
F F F F
P P P P
G G G G
A A A A
Logique
Registre
Buffer
Logique
Timer
Registre
Entrée
Timer
Acquisition
Registre
Entrée
SynEXT
Syn
Ext
x4
CAN
CAN
CTRL MUX
MUX
x8
Sortie
DAC1
DAC2
Capteur
MUX
IDF
Capteur
SYSAM
SYSAM- - - - SP5
SYSAM
SP5
SP5
SP5 sont gérées par le FPGA :
S S S S
Y Y Y Y
N N N N
O O O O
P P P P
T T T T
I I I I
Q Q Q Q
S S S S
Y Y Y Y
N N N N
O O O O
P P P P
T T T T
I I I I
Q Q Q Q
S S S S
Y Y Y Y
N N N N
O O O O
P P P P
T T T T
I I I I
Q Q Q Q
Registre
Registre
FX2
Gestion
SLAVE FIFO
Gestion
Bus RAM
Accès RAM
Registre
Gestion RAM
R
A
M
Gestion LED
Registre
LED
Toutes les fonctionnalités de la centrale SYSAM
•
Temps d'acquisition dont la base de temps 100 MHz est intégrée sur la
centrale
•
Toute la gestion des étages des entrées avec FIFO :
– nombre d'entrées
– gains
– mode simple ou différentiel
– temps d'échantillonnage
•
Toute la gestion des étages des sorties avec FIFO
•
La gestion des entrées/sorties logiques
•
La communication entre tous ces étages et l'ordinateur via le contrôleur
USB 2.0
SYSAM-SP5 : 11
U U U U
E E E E
D D D D
U U U U
F F F F
P P P P
G G G G
A A A A
U U U U
E E E E
D D D D
U U U U
F F F F
P P P P
G G G G
A A A A
U U U U
E E E E
D D D D
U U U U
F F F F
P P P P
G G G G
A A A A
Logique
Registre
Buffer
Logique
Timer
Registre
Entrée
Timer
Acquisition
Registre
Entrée
SynEXT
Syn
Ext
x4
CAN
CAN
CTRL MUX
MUX
x8
Sortie
DAC1
DAC2
Capteur
MUX
IDF
Capteur
SYSAM
SYSAM- - - - SP5
SYSAM
SP5 sont gérées par le FPGA :
SP5
SP5
Publicité
