B.2.2 Adressage Divers - Acksys MCXPCI/BP Manuel

B-8

B.2.2 Adressage divers

∗ Adresse Base + 10h - Registre de Polling (lecture uniquement) :
Le registre de polling permet d'identifier les SCC dont la ligne d'interruption est active.
D0 à 1 .........................
D1 à 1 .........................
D2 à 1 .........................
D3 à 1 .........................
D4 ............................... Bit PWEXT, ce bit indique, lorsqu'il est à 0, qu'une
D6 ............................... Etat de la source d'horloge (BP rev D et +) :
D7 ............................... Terminal Count (DMA)
Ces bits sont tous à zéro après un RESET SCC.
∗ Adresse Base + 11h - RAZ du bit T/C (Lecture uniquement) :
Une lecture à cette adresse effectue la remise à zéro du bit T/C latché pour la lecture au
niveau du registre de polling.
∗ Adresse Base + 12h - Lecture RING (Lecture uniquement) :
Ce registre n'est implanté que dans les versions E et suivantes des boîtiers. Il permet la
lecture de l'état du signal RING INDICATOR lorsque les voies considérées fonctionnent
en mode synchrone.
Chaque bit à 1 de ce registre indique que le signal RING est actif sur la voie associée à ce
bit (Bit 0 = Voie 1, Bit 1 = Voie 2, etc.).
P
ROGRAMMATION DANS LA CARTE
Le SCC # 0 est actif.
Le SCC # 1 est actif.
Le SCC # 2 est actif.
Le SCC # 3 est actif.
alimentation extérieure MCX-PWS est connectée à la
chaîne des boîtiers de connexion.
Dans le cas contraire, ce bit est à 1 indiquant qu'il n'y a
pas d'alimentation ou que cette dernière est hors tension.
- 1 : horloge SCC = 16 MHz,
- 0 : horloge SCC = 14,7456 MHz.
Ce bit indique, lorsqu'il est positionné à 1, qu'un cycle
DMA concernant une voie de ce boîtier vient de se
terminer. Ce bit est automatiquement remis à zéro par une
lecture à l'adresse du registre de polling + 1 (Base + 11h).
Attention, il n'est pas possible, à partir de ce registre,
d'identifier le canal de DMA qui vient de terminer son
cycle lorsque plusieurs cycles se terminent en même
temps ; il faut alors consulter le registre de status des
différents contrôleurs de DMA.
Enfin, le "Terminal count" génère une interruption vers la
carte MCXPCI/0 sur la même ligne que les SCC.
J 2007. R . B-03.
UIN EVISION