Esto hará que el bit del Query Error se configure en Standard Event Status Register, que se
coloque un valor de 1 en el Query Error Register y que el formateador de respuestas se
reinicialice, limpiando de este modo la cola de salida. El analizador sintáctico empezará
entonces a analizar el siguiente
Información de Estado para obtener más detalles.
El error
DEADLOCK
respuesta está esperando para mandar un mensaje de respuesta y la cola de entrada se llena,
entonces el instrumento entra en el estado DEADLOCK y se genera un error. Esto hará que el
bit del Query Error se configure en Standard Event Status Register, que se coloque un valor de 2
en el Query Error Register y que el formateador de respuestas se reinicialice, limpiando así la
cola de salida. El analizador sintáctico empezará entonces a analizar el siguiente
MESSAGE UNIT>
detalles.
Sondeo en paralelo GPIB
En este instrumento se ofrecen opciones completas de sondeo en paralelo. El Parallel Poll
Enable Register está configurado para que especifique qué bits del Status Byte Register se han
de usar para formar el
comando *PRE <nrf> y es leído por el comando *PRE?. El valor del Parallel Poll Enable Register
es añadido al Status Byte Register; si el resultado es cero, entonces el valor de
contrario el valor de
El instrumento también se ha de configurar de modo que el valor de
controlador durante la realización de un sondeo. El instrumento es configurado por el
controlador mandando un comando Parallel Poll Configure (PPC) seguido de un comando
Parallel Poll Enable (PPE). Los bits en el comando PPE se muestran a continuación:
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 = Sentido
bit 2 =
bit 1 =
bit 0 =
Ejemplo.
Para devolver el bit RQS (bit 6 del Status Byte Register) como 1 cuando es verdadero y 0
cuando es falso en la posición bit 1 en respuesta a una operación de sondeo en paralelo,
mande los siguientes comandos
La respuesta del sondeo en paralelo desde el instrumento será entonces 00H si RQS es 0 y 01H
si RQS es 1.
Durante la respuesta del sondeo en paralelo las líneas de la interfaz DIO terminarán
respectivamente (terminación pasiva). Esto permite que varios dispositivos compartan la misma
posición de bit de respuesta tanto en la configuración wired-AND o wired-OR, ver la norma
IEEE 488.1 para más información.
Información de estado
Se mantiene un modelo de error y estado separado para cada interfaz ejemplo; una interfaz
ejemplo se define como una conexión potencial. USB, RS232 y GPIB son conexiones
inherentemente únicas de modo que representan una interfaz ejemplo cada una. LAN, no
obstante, permite multiples conexiones simultáneas y por consiguiente representa multiples
ejemplos de interfaz. Dos ejemplos de interfaz son asignados a las interfaces de socket TCP y
una más es asignada a la interfaz de página Web.
<PROGRAM MESSAGE UNIT>
del estándar IEEE 488.2 se maneja del siguiente modo. Si el formateador de
de la cola de entrada. Ver el apartado Información de Estado para obtener más
mensaje local. El Parallel Poll Enable Register está configurado por el
ist
es 1.
ist
X
Da igual
1
1
Sondeo en paralelo activado
0
Sentido del bit de respuesta; 0 = bajo 1 = alto
?
?
Posición del bit de respuesta
?
*PRE 64
y a continuación PPC seguido de 69H (PPE)
<pmt>,
de la cola de entrada. Ver el apartado
se pueda devolver al
ist
<PROGRAM
es 0, de lo
ist
171