Publicité
Les langues disponibles
Les langues disponibles
CPu Core Control
本項用來控制 CPu 核心數。設為自動 [auto]時，CPu 會在預設核心數下運作。
設為手動 [manual]時，則會開啓或關閉特定的 CPu 核心。
Core / 2/ 3/ 4
選項用來開啓或關閉第 / 2/ 3/ 4 個核心。
oC Genie Lite
將本項設為開啓 [enabled] 以偵測最大 FSB 時脈以自動超頻。若超頻失敗，請將
FSB 時脈設為較低數值試試。
advance dRam Configuration
按下 <enter> 鍵以進入子選單。
dRam timing mode （記憶體時序模式）
本項可自動偵測記憶體時序。若將本欄位設為 [dCt 0]、[dCt ] 或[Both] 時，
部份欄位會顯示可供選擇。dCt 0 控制通道 a ，而 dCt 控制通道 B。
dRam drive Strength（記憶體硬碟強度）
本功能調整記憶體資料匯流排的強度。增加硬碟內記憶體匯流排強度可於超頻
時增加穩定性。
dRam advance Control （記憶體進階控制）
本項可自動偵測進階記憶體時序。若將本欄位設為 [dCt 0]、[dCt ] 或[Both]
時，部份欄位會顯示可供選擇。
t/2t memory timing （t/2t 記憶體時序）
本項控制 SdRam 指令速率。若選 [t]，則 SdRam 信號控制器會以一週期速
率執行(t=時序週期)，選 [2t]，則以二週期執行。.
dCt unganged mode （記憶體控制器 unganged 記憶體）
本功能用來將兩個 64-bit dCt 整合成 28-bit 介面。.
Bank interleaving （記憶體交錯技術）
本項是在記憶體超頻時提升效能的重要參數，可讓系統同時於多條記憶體 bank
間作存取。
Power down enable （開啟節電技術）
本項是種記憶體節電技術。系統在一段時間後未存取記憶體即會自動減少記憶
體電壓。
memClk tristate C3/atLVid
本項設定是否支援 C3 和 atLVid 模式間的轉換。
46
Publicité
