Publicité
007-4330-002FRA
Tableau 5-1 (suite)
Codes d'origine de test
Code
Bips sonores
26h
28h
1-3-3-1
29h
1-3-3-2
2Ah
2Ch
1- 3- 4- 1 ou
1-1-1-1
2Eh
1- 3- 4- 3
2Fh
30h
1- 4- 1- 1
32h
33h
36h
38h
3Ah
1-4-3-3
3Ch
3Dh
42h
45h
46h
2- 1- 2- 3
48h
49h
4Ah
4Bh
Description de routine POST
Activation de la ligne A20
Dimensionnement automatique de la DRAM
Initialisation du gestionnaire de mémoire POST
Effacement de la RAM de base de 512 Ko
Echec de la RAM à la ligne d'adresse xxxx *
Echec de la RAM sur les bits de données xxxx * de l'octet inférieur du
bus mémoire
Activation du cache avant BIOS shadow du serveur
Echec de la RAM sur les bits de données xxxx * de l'octet supérieur du
bus mémoire
Test de la fréquence d'horloge du bus de l'UC
Initialisation du Gestionnaire de répartition Phoenix
Arrêt système sur démarrage à chaud
ROM BIOS shadow du serveur
Dimensionnement automatique du cache
Configuration avancée des registres du chipset
Chargement d'autres registres avec les valeurs d'origine CMOS
Initialisation des vecteurs d'interruption
Initialisation du périphérique POST
Vérification du copyright de la ROM
Vérification de la configuration vidéo par rapport à la CMOS
Initialisation de bus et périphériques PCI
Initialisation de tous les adaptateurs vidéo du serveur
Démarrage QuietBoot (optionnel)
Autotests POST et codes de bips sonores
63
Publicité
