Publicité
Initial PCIE Frequency (Fréquence PCIE initiale)
Permet de définir une valeur PCIE BCLK (fréquence de base PCIe) différente pendant le
POST. Peut être utile pour définir une fréquence de base PCIe (PCIE BCLK) inférieure dans
les scénarios où l'entraînement de la mémoire n'est pas stable à une fréquence de base
supérieure (un écart de fréquence important entre la fréquence BCLK et la fréquence initiale
n'est pas recommandé). Applique la même valeur que la fréquence de base (BCLK) si laissé à
la valeur par défaut. Utilisez les touches <+> et <-> de votre clavier pour ajuster la valeur. Les
valeurs vont de 80 MHz à 200 MHz avec un incrément de 0.100 MHz.
Options de configuration : [Auto] [80.0000] - [200.00000]
PCIE/DMI Amplitude (Amplitude PCIE/DMI)
Permet de définir l'amplitude du signal de la fréquence PCIE/DMI de référence fournie au
processeur. Des valeurs plus élevées peuvent améliorer la stabilité de l'overclocking.
Options de configuration : [Auto] [800mV] [900mV]
PCIE/DMI Slew Rate (Vitesse de balayage PCIE/DMI)
Permet de régler la vitesse à laquelle la fréquence de base monte ou descend. Définissez une
valeur élevée pour la stabilité de l'overclocking.
Options de configuration : [Auto] [Slow] [Fast]
PCIE/DMI Spread Spectrum (Étalage de spectre PCIE/DMI)
Options de configuration : [Auto] [Disabled] [Enabled]
Cold Boot PCIE Frequency (Fréquence PCIE de démarrage à froid)
Vous permet de définir la fréquence PCIE lors du démarrage à froid. Utilisez les touches <+>
et <-> de votre clavier pour ajuster la valeur. Les valeurs vont de 80 MHz à 200 MHz avec un
incrément de 0.100 MHz.
Options de configuration : [Auto] [80.0000] - [200.00000]
Ceci concerne uniquement la fréquence PCIE et non la fréquence BCLK.
Realtime Memory Timing (Timing mémoire en temps réel)
Permet d'activer ou de désactiver le timing mémoire en temps réel. Lorsqu'il est défini sur
[Enabled], le système autorise les changements de synchronisation de la mémoire en temps
réel après MRC_DONE.
Options de configuration : [Disabled] [Enabled]
SPD Write Disable (Désactiver l'écriture du SPD)
Permet d'activer ou désactiver l'écriture du SPD. Pour des raisons de sécurité, le bit de
désactivation d'écriture SPD doit être défini.
Options de configuration : [TRUE] [FALSE]
PVD Ratio Threshold (Seuil de rapport PVD)
Pour la PLL du domaine principal, le seuil de passage au diviseur de poste inférieur est de 15
par défaut. Vous pouvez définir une valeur inférieure à 15 lorsque vous poussez la fréquence
de base (BCLK) afin que l'oscillateur à commande numérique (DCO) reste à une fréquence
raisonnable.
Options de configuration : [Auto] [1] - [40]
SA PLL Frequency Override (Remplacement de fréquence SA PLL)
Permet de configurer la fréquence SA PLL.
Options de configuration : [Auto] [3200 MHz] [1600 MHz]
BCLK TSC HW Fixup
Permet de configurer la désactivation de BCLK TSC HW Fixup lors de la copie du TSC de PMA
vers APIC.
Options de configuration : [Enabled] [Disabled]
46
Manuel du BIOS de la série ROG Z790
Publicité
