IBS BatchControl Batching Master 100 i Manuel D'instructions page 51

N° de Description
registre
1091 Statut Régulateur
b0-b2 – Régulateur de débit
0 - déactivé
1 – Régulateur Valeur fixe
2 – Régulateur de suivi
1092 Kp Régulateur de débit
1093 Y0 Régulateur de débit
1094 Kd Régulateur de débit
1095 Tn Régulateur de débit
1096 Tv Régulateur de débit
1097 Wa(LSW) Régulateur de débit
1098 Wa(MSW) Régulateur de débit
1099 We(LSW) Régulateur de débit
1100 We(MSW) Régulateur de débit
1101 W1(LSW) Régulateur de débit
1102 W1(MSW) Régulateur de débit
1103 W2(LSW) Régulateur de débit
1104 W2(MSW) Régulateur de débit
1105 W3(LSW) Régulateur de débit
1106 W3(MSW) Régulateur de débit
1107 Valeur de consigne de travail (LSW) Régulateur de débit
1108 Valeur de consigne de travail (LSW) Régulateur de débit
1109 Réserve
1110 Réserve
1111 0 – Impulsion, 1-Double impulsion, 2- Courant
1112 Unité :
0-aucun, 1-kg, 2-g, 3-mg, 4-l, 5-ml, 6-m3, 7-t
1113 Position de la virgule
1114 Plage de mesure (LSW)
1115 Plage de mesure (MSW)
1116 Impulsion par dernier emplacement LSW
1117 Impulsion par dernier emplacement MSW
1118 Sortie à impulsions :
0: 1 Imp. / dernier
emplacement,
1: 10 Imp. / dernier
emplacement,
1119 Linéarisation :
0 – aucune
1 - Impulsion
1120 Min Prédéfinition LSW
1121 Min Prédéfinition MSW
1122 Max Prédéfinition LSW
1123 Max Prédéfinition MSW
1124 Poursuite LSW
1125 Poursuite MSW
1126 Débit minimum LSW
1127 Débit minimum MSW
1128 Durée Start LSW
1129 Durée Start MSW
1130 Durée Dosage LSW
1131 Durée Dosage MSW
b11 – Valeur de consigne
fixe
2: 100 Imp. / dernier empla-
cement, 3 : 1000 Imp. / der-
nier emplacement
2 – mA1
3 – mA2
4 – mA3
A p e r ç u N i v e a u
Type de Accès Fonction
donnée Modbus
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
16 Bit Int R/W 03, 06, 16
d e s t r u c t u r e
51