Table des Matières
Publicité
M
X
3
6
/
M
X
3
6
L
M
X
3
6
/
M
X
3
6
L
P
a
r
i
t
y
B
i
t
P
a
r
i
t
y
B
i
t
Le mode parity utilise 1 parity bit pour chaque byte, normalement c'est un mode pair, c'est-à-dire,
chaque fois vous mettez à jour les données de mémoire, parity bit sera ajusté à faire un compte
pair "1" pour chaque byte. La prochaine fois, si la mémoire est lue avec le nombre impair de "1",
la erreur de parity se produit et c'est appelé l'erreur de détecter un simple bit.
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
Pour le Socket 7 CPU, une lecture de donnée éclat demande quatre QWord (Quad-word, 4x16 =
64 bits). PBSRAM a besoin du temps de décoder une adresse et envoye les QWords restes au
CPU selon la séquence prédéfinie. Normalement, c'est 3-1-1-1, un total de 6 horloges, qui est
plus rapide que la SRAM asynchrone. La PBSRAM est toujours utilisé sur le cache L2 (level 2)
de Socket 7 CPU. Slot 1 et Socket 370 CPU n'ont pas besoin de PBSRAM.
P
C
-
1
0
0
D
I
M
M
P
C
-
1
0
0
D
I
M
M
SDRAM
supporte l'horloge de 100MHz du bus CPU FSB.
P
C
-
1
3
3
D
I
M
M
P
C
-
1
3
3
D
I
M
M
SDRAM
supporte l'horloge de 133MHz du bus CPU FSB.
d
B
u
r
s
t
S
R
A
M
)
d
B
u
r
s
t
S
R
A
M
)
172
O
n
l
i
n
e
M
a
n
u
e
l
O
n
l
i
n
e
M
a
n
u
e
l
Publicité
Table des Matières
