Explication des concepts
Testeur de taux d'erreurs sur les bits – Option UN7
Fonction de retard de porte en mode d'horloge
Pour utiliser cette fonction, l'horloge doit être réglée en mode continu.
Dans cet exemple, l'horloge est utilisée pour retarder la fonction de porte. L'horloge du
détecteur d'erreurs interne était soumise au signal de porte retardé par deux horloges. La
Figure 9-35
montre que la VOIE 0 et la VOIE 1 sont respectivement les entrées d'horloge et de
données des connecteurs d'entrée du panneau arrière de l'option UN7. La VOIE 2 est l'horloge
retardée sur le connecteur AUX I/O.
Figure 9-35
VOIE 0
VOIE 1
VOIE 2
VOIE 0: ENTREE D'HORLOGE TEB (connecteur SMB du panneau arrière)
VOIE 1 : ENTREE DE PORTE TEB (connecteur SMB du panneau arrière)
VOIE 2 : SORTIE TEST TEB (broche 20 du connecteur AUX I/O)
Chapitre 9
341