All manuals and user guides at all-guides.com
tCL
此项控制行位址信号(CAS)延迟,它决定SdrAM接收读取指令后,开始进行
读取前的延迟时间(在时钟周期内)。
trCd
此项设定列位址(rAS)到行位址(CAS)和信号之间的延迟时间。时序数越少,
drAM 的效能越好。
trp
此项控制列位址 (rAS)预充电的时序。若无足够时间,让列位址在 drAM 更新
之前预充电,更新可能会不完全,而且 drAM 可能漏失资料。此项仅适用于系
统安装同步动态随机存取内存时。
trAS
此设置决定了 rAS 由读取到写入内存所需时间。
trFC
此设置决定了 rFC 由读取到写入内存所需时间。
tWr
最后一次写操作和下一次开始预充电操作之间的最小时间间隔,允许感觉线路
恢复核心数据。
tWtr
最后一次有效写操作和下一次开始读操作之间的最小时间间隔。允许i/o在读命
令开始前超速感觉线路。
trrd
此项指定不同内存块active-to-active的延迟。
trtp
此项指定读指令和预充电之间的时间间隔。
tFAW
此项用来设置 tFAW (four activate window delay) 时序 。
tWCL
此项用来设置 tWCL (Write CAS Latency) 时序。
tCkE
此项用来为内存模组设置脉冲宽度。
trtL
此项目用于设置环程等待时间。
Advanced Channel / 2 timing Configuration
按 <Enter> 进入子菜单。并且你可以为每个通道设置高级内存时序。
48