Les messages d'erreur ont la signification suivante :
0:
Aucune erreur rencontrée
120:
La valeur numérique transmise était en dehors de la plage<
123:
Erreur interne signalée pendant la préparation de Flash pour supprimer ou écrire.
Défaillance probable du matériel.
124:
Erreur interne signalée en écrivant dans Flash. Défaillance probable du matériel.
125:
Erreur interne signalée en supprimant dans Flash. Défaillance probable du matériel.
126:
Une erreur a été détectée dans les données d'une mémoire de configuration
127:
Une erreur a été détectée dans les données d'une mémoire de List Sweep (balayage
de liste)
128:
Aucunes données valides dans la mémoire de configuration ou de List Sweep requise.
134:
L'exécution du balayage est inhibée parce que le niveau de sortie calculé après l'ajout
de TRIM (compensation) est >+7 dBm ou <-110 dBm au point nnnn du balayage.
(nnnn apparaît brièvement à l'écran)
135:
Un essai de modification d'un paramètre est illégal parce que le balayage est en cours
d'exécution.
136:
Un essai de modification d'un paramètre de TRIM (niveau de compensation) est illégal
parce que la fonction TRIM est active.
Noter que pour certaines des erreurs ci-dessus, un message auto-explicatif est aussi
affiché brièvement à l'écran.
Registre d'octet d'état et registre d'activation d'état d'événement standard
Ces deux registres sont mis en œuvre comme exigée par la norme IEEE 488.2. 488.2.
Tous les bits définis dans le Status Byte Register qui correspondent aux bits positionnés dans le
Service Request Enable Register entraîneront le positionnement du bit RQS/MSS dans le Status
Byte Register, ce qui génère une Service Request sur le bus.
Le Status Byte Register est lu, soit par la commande *STB?, qui renvoie MSS au bit 6, soit par
une Serial Poll (scrutation série) qui renvoie RQS au bit 6. Le Service Request Enable register
est réglé par la commande *SRE <nrf> et lu par la commande *SRE?.
Bit 7 -
Non utilisé.
Bit 6 -
RQS/MSS. Ce bit, défini par la norme IEEE 488.2, contient à la fois le message
Requesting Service et le message Master Status Summary (résumé d'état principal).
RQS est renvoyé en réponse à Serial Poll et MSS est renvoyé en réponse à la
commande *STB?.
Bit 5 -
ESB. Event Status Bit (bit d'état d'évènement). Ce bit est réglé si des bits positionnés
dans le Standard Event Status Register correspondent aux bits réglés dans le Standard
Event Status Enable Register.
Bit 4 -
MAV. Message Available Bit (bit de message disponible). Ce bit est réglé lorsqu'un
message de réponse de l'appareil est formaté et qu'il est prêt à être transmis au
contrôleur. Le bit est réinitialisé lorsque le Response Message Terminator (terminaison de
message de réponse) a été transmis.
Bit 3 -
Non utilisé.
Bit 2 -
Non utilisé.
Bit 1 -
Non utilisé.
Bit 0 -
Non utilisé.
Modèle de Statut
28