1..n, Liste affect
Logiqu . LE17.Réin
mémor-I
Logiqu . LE18.Port Out
Logiqu . LE18.Tempo
exp
Logiqu . LE18.Out
Logiqu . LE18.Out
inversé
Logiqu . LE18.Port In1-
I
Logiqu . LE18.Port In2-
I
Logiqu . LE18.Port In3-
I
Logiqu . LE18.Port In4-
I
Logiqu . LE18.Réin
mémor-I
Logiqu . LE19.Port Out
Logiqu . LE19.Tempo
exp
Logiqu . LE19.Out
Logiqu . LE19.Out
inversé
Logiqu . LE19.Port In1-
I
Logiqu . LE19.Port In2-
I
Logiqu . LE19.Port In3-
I
Logiqu . LE19.Port In4-
I
Logiqu . LE19.Réin
mémor-I
Logiqu . LE20.Port Out
Logiqu . LE20.Tempo
exp
Logiqu . LE20.Out
MCDLV4-3.7-FR-REF
Description
État de l'entrée du module : Signal de réinitialisation pour la
mémorisation de l'état
Signal : Sortie de la porte logique
Signal : Sortie de la temporisation
Signal : Sortie mémorisée (Q)
Signal : Sortie mémorisée inversée (Q NOT)
État de l'entrée du module : Affectation du signal d'entrée
État de l'entrée du module : Affectation du signal d'entrée
État de l'entrée du module : Affectation du signal d'entrée
État de l'entrée du module : Affectation du signal d'entrée
État de l'entrée du module : Signal de réinitialisation pour la
mémorisation de l'état
Signal : Sortie de la porte logique
Signal : Sortie de la temporisation
Signal : Sortie mémorisée (Q)
Signal : Sortie mémorisée inversée (Q NOT)
État de l'entrée du module : Affectation du signal d'entrée
État de l'entrée du module : Affectation du signal d'entrée
État de l'entrée du module : Affectation du signal d'entrée
État de l'entrée du module : Affectation du signal d'entrée
État de l'entrée du module : Signal de réinitialisation pour la
mémorisation de l'état
Signal : Sortie de la porte logique
Signal : Sortie de la temporisation
Signal : Sortie mémorisée (Q)
MCDLV4
16 Listes sélect
569