Publicité
Registro de errores de ejecución
Questo registro contiene un numero che indica l'ultimo errore trovato nell'interfaccia corrente.
L'Execution Error Register viene letto e svuotato con il comando EER?'. All'accensione il registro è
impostato su 0 per tutte le istanze dell'interfaccia.
Qui di seguito sono riportate le spiegazioni dei messaggi di errore:
0:
Nessun errore individuato
1-9:
Errore hardware interno individuato.
100:
Errore di range. Il valore numerico inviato non è consentito. Comprende i numeri troppo
grandi o troppo piccoli per il parametro impostato e l'invio di numeri non interi quando
sono consentiti soltanto numeri interi.
101:
È stato richiesto il richiamo dei dati di configurazione ma la memoria specificata contiene
dati danneggiati. Questo indica la presenza di un guasto hardware o l'alterazione
temporanea dei dati, che possono essere corretti riscrivendoli di nuovo in memoria.
102:
È stato richiesto il richiamo dei dati di configurazione ma la memoria specificata non
contiene alcun dato.
103:
Tentativo di lettura o scrittura di un comando sulla seconda uscita quando non è
disponibile. In genere, si verifica in occasione del tentativo di programmare la seconda
uscita su strumenti monocanale o su uno strumento bicanale impostato sulla modalità
parallela.
104:
Comando non valido con l'uscita inserita.
200:
Read Only (Sola lettura): Si è cercato di cambiare le impostazioni dello strumento da
un'interfaccia senza disporre dei privilegi di scrittura, vedi la sezione Blocco interfacce.
Registro andamento eventi limite e registro attivazione eventi limite
Gli alimentatori a singola uscita sono dotati di un Limit Event Status Register; quelli a doppia uscita
(ad eccezione della modalità in parallelo) sono dotati di due Limit Event Status Register. Questi
registri vengono letti e svuotati rispettivamente con i comandi 'LSR1?' e 'LSR2?'. All'accensione,
questi registri vengono impostati su 0, poi vengono subito impostati sul nuovo valore limite.
I bit impostati nel Limit Event Status Register che corrispondono ai bit impostati nel Limit Event
Status Enable Register comportano l'invio del bit LIM1 o LIM2 nello Status Byte Register.
Bit 7:
A disposizione per utilizzo futuro
Bit 6:
Impostato quando è intervenuto un dispositivo di protezione che può essere resettato
solo dal pannello frontale o mediante il disinserimento e il successivo inserimento
dell'alimentazione CA.
Bit 5:
A disposizione per utilizzo futuro
Bit 4:
Impostato quando l'uscita raggiunge la potenza massima (Modalità non regolata).
Bit 3:
Impostato quando è intervenuto un dispositivo di protezione contro la sovracorrente
Bit 2:
Impostato quando è intervenuto un dispositivo di protezione contro la sovratensione
Bit 1:
Impostato quando l'uscita raggiunge il valore massimo di corrente (Modalità CC).
Bit 0:
Impostato quando l'uscita raggiunge il valore massimo di tensione (Modalità CV).
Status Byte Register e Service Request Enable Register
Questi due registri vengono redatti in relazione alla norma IEEE 488.2.
I bit impostati nello Status Byte Register che corrispondono ai bit impostati nel Service Request
Enable Register comportano l' invio del bit RQS/MSS nello Status Byte Register, generando così
una Service Request sul bus.
Lo Status Byte Register viene letto o dal comando *STB?, che restituisce MSS nel bit 6, oppure da
un' interrogazione ciclica seriale che restituisce RQS nel bit 6. Il registro Service Request Enable
si imposta con il comando *SRE <nrf> e si legge con il comando *SRE?
Bit 7 -
Non usato.
124
www.valuetronics.com
Publicité
