Circuit De Sécurité Du Récepteur Mu-X9; Figure 8. Schéma Logique Du Circuit De Sécurité Mlc Du Récepteur Mu-X9 - WARRIOR MU-X9 Manuel

Manuel du récepteur MU-X9
8.0 Circuit de sécurité du récepteur MU-X9
Figure 8. Schéma logique du circuit de sécurité MLC du récepteur MU-X9
Une vue de haut niveau de l'architecture de sécurité du système est illustrée à la Figure 8.
Cette architecture est basée sur des signaux de validation redondants qui séparent la
signalisation générée des circuits matériels. Le microprocesseur génère un signal de validation
pour le relais K9 lorsque toutes les conditions sont remplies et que l'utilisateur active la
séquence de démarrage. Le circuit de surveillance génère un signal de validation indépendant
pour le relais K10 tant que le microprocesseur génère la signalisation appropriée au circuit de
surveillance. De plus, ces deux signaux de validation indépendants sont combinés pour activer
un bus +V interne qui alimente de la puissance de commande à tous les relais
peut pas fermer un relais jusqu'à ce que le circuit de surveillance et le microprocesseur validés
sont affirmés. La perte de l'un ou l'autre signal provoque immédiatement l'ouverture du parcours
MLC et la désactivation de tous les relais de sortie.
S'il y a une erreur logicielle dans le microprocesseur, le circuit de surveillance n'affirme pas sa
sortie de validation, ce qui provoque l'ouverture du relais K10. De plus, cela désactive le bus +V
interne, entraînant le retour de toutes les sorties de relais à leur état non actif, quel que soit le
comportement du microprocesseur.
S'il y a une anomalie dans le circuit de surveillance qui empêche sa sortie de s'affirmer
(mise à l'état actif), l'appareil sera en sécurité, car le parcours du MLC (contact de ligne
principale) ne peut pas se fermer étant donné que le relais K10 sera ouvert et le bus +V interne
sera désactivé. Si l'anomalie cause le circuit de surveillance de ne jamais se désaffirmer
(mise à l'état inactif – peut-être que les contacts du relais K10 sont soudés en position fermée),
le système est toujours sécurisé, car le microprocesseur a un contrôle indépendant du relais K9
qui peut interrompre le parcours MLC et le bus +V interne.
Cette architecture a été conçue de manière à ce que toute anomalie ne provoque pas une perte
de contrôle du parcours MLC.
1
Sauf le relais K7 de palan, car il est nécessaire de faire fonctionner le palan lorsque le MLC est ouvert.
2021 Cervis, Inc.
Circuit de
surveillance
FORME A
FORME A
FORME A
FORME A
1
. Le système ne
11