Entrée
d igitale
( IN0,
I N1,
I N2,
I N3)
Modes
c ompatibles
État
p ar
d éfaut
Tension
d 'entrée
Courant
d 'entrée
Fréquence
e ntrée
Largeur
p ulsations
m axi
Protection
E SD
-‐
Accéleration
d e
l a
p ompe
:
1 00rotation/sec².
-‐
Temps
d'intervalle
entre
chaque
cycle
complet
de
dosage
(entre
arrêt
et
redémarrage
de
la
pompe)
a vec
I N0
( entrée
s tart)
r elié
à
l a
m asse
e st
d e
4 1.8mS
a pproximativement.
Sorties
d igitales
( OUT0
&
O UT1)
Modes
c ompatibles
État
p ar
d éfaut
Tension
s ortie
Entrée
libre
de
potentiel
(câble
déconnecté)
Logic
' LOW'
Logic
' HIGH'
Tension
de
maintien
connecté)
Max.
a bs.
,
c ontinue
Max.
a bs.
s urintensité
( durée
≤ 1S)
Logique
' LOW',
r elié
à
l a
m asse
Logique
'HIGH',
interne
4.7KΩ
relié
à
+ 3.3
Logique
' HIGH',
r elié
à
+ 5V
Logique
' HIGH',
r elié
à
+ 24V
Modèle
c orps
h umain
Toutes
sorties
(OUT0,
OUT2/Error,
O UT3/Ready)
Ready,
E rror
Non
alimenté
(+Vlog
maintien
ou
à
la
m asse)
Immédiatement
OUT0,
O UT1
après
OUT2/Error,
alimentation
OUT3/Ready
Opération
OUT0,
normale
OUT2/Error
OUT3/Ready
Logic
' LOW',
c ourant
s ortie
=
0 .5A
Logic
'HIGH'
:
OUT2/Error,
courant
sortie
=
OUT3/Ready
0,
s ans
c harge
OUT0,
O UT1
Logic
' HIGH4,
c harge
e xterne
à
+ Vlog
Max.
a bs.
C ontinue
Max.
a bs.
s urintensité
( durée
≤ 1S)
10/15
Min.
Typ.
TTL/CMOS/LVTTL
collector/NPN/sorties
2 4V
Signal
l ogique
h aut
0
2
5-‐24
(non
3
-‐10
+
-‐20
0.6
0
0
0.15
2
0
3.3
±5
Min.
Typ.
OUT1,
TTL/CMOS/LVTTL
collector/NPN/sorties
2 4V
TTL/CMOS/LVTTL
collector/NPN/sorties
2 4V/
L VTTL
( 3.3V)
High-‐Z
( maintien)
Logic
' HIGH'
Logic
' LOW'
OUT1,
Logic
' HIGH'
Logic
' LOW'
0.2
2.9
3
4
4.5
Vlog
-‐0.5
+
-‐1
Max.
Unités
(3.3V)
/Open-‐
0.8
V
+30
+40
1
mA
0
0.2
2.5
150
KHz
µS
KV
Max.
unités
(3.3V)
/Open-‐
(3.3V)
/Open-‐
0.8
V
3.3
5
Vlog
+ 0.5
Vlog
+ 1