Télécharger Imprimer la page

Siemens CPU 1511C-1 PN Manuel page 36

Masquer les pouces Voir aussi pour CPU 1511C-1 PN:

Publicité

Fonctions technologiques
3.3 Configuration
Interface de signalisation en retour par voie
Le tableau suivant montre l'affectation de l'interface de signalisation en retour :
Tableau 3- 4 Affectation de l'interface de signalisation en retour
Décalage par
Paramètre
rapport à l'adresse
de début
Octets 0 ... 3
COUNT VALUE
Octets 4 ... 7
CAPTURED VALUE
Octets 8 ... 11
MEASURED VALUE
Octet 12
LD_ERROR
ENC_ERROR
POWER_ERROR
Octet 13
STS_SW_GATE
STS_READY
LD_STS_SLOT_1
LD_STS_SLOT_0
RES_EVENT_ACK
Octet 14
STS_DI2
STS_DI1
STS_DI0
STS_DQ1
STS_DQ0
STS_GATE
STS_CNT
STS_DIR
Octet 15
STS_M_INTERVAL
EVENT_CAP
EVENT_SYNC
EVENT_CMP1
EVENT_CMP0
EVENT_OFLW
EVENT_UFLW
EVENT_ZERO
36
Signification
Valeur de comptage en cours
Dernière valeur de capture acquise
Valeur de mesure en cours
Bits 3 à 7 : Réservé ; est à 0.
Bit 2 : Erreur lors du chargement via l'interface de commande
Bit 1 : Signal de codeur erroné
Bit 0 : Tension d'alimentation L+ défaillante
Bits 6 à 7 : Réservé ; est à 0.
Bit 5 : Etat validation logicielle
Bit 4 : Périphérie TOR intégrée démarrée et paramétrée
Bit 3 : Requête de chargement pour Slot 1 détectée et exécutée (avec bas-
culement)
Bit 2 : Requête de chargement pour Slot 0 détectée et exécutée (avec bas-
culement)
Bit 1 : Réinitialisation des bits d'événement active
Bit 0 : Réservé ; est à 0.
Bit 7 : Réservé ; est à 0.
Bit 6 : Etat HSC DI1
Bit 5 : Etat HSC DI0
Bit 4 : Etat HSC DQ1
Bit 3 : Etat HSC DQ0
Bit 2 : Etat validation interne
Bit 1 : Impulsion de comptage détectée dans la dernière 0,5 s env.
Bit 0 : Sens de la dernière variation de valeur de comptage
Bit 7 : Impulsion de comptage détectée dans l'intervalle de mesure précé-
dent
Bit 6 : Un événement de capture s'est produit
Bit 5 : La synchronisation a eu lieu
Bit 4 : Evénement de comparaison pour DQ1 apparu
Bit 3 : Evénement de comparaison pour DQ0 apparu
Bit 2 : Un débordement haut s'est produit
Bit 1 : Un débordement bas s'est produit
Bit 0 : Un passage par zéro s'est produit
CPU 1511C-1 PN (6ES7511-1CK00-0AB0)
Manuel, 06/2015, A5E35306319-AA

Publicité

loading

Ce manuel est également adapté pour:

Simatic s7-15006es7511-1ck00-0ab0